24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
帶狀線阻抗計(jì)算器
帶狀線阻抗計(jì)算器
帶狀線比微帶線提供了一些優(yōu)勢(shì)，因?yàn)樗鼈兝昧藖?lái)自附近接地層的自然屏蔽和耦合。盡管由于電介質(zhì)的完全限制，它們往往會(huì)經(jīng)歷更高的損耗，但由于PCB內(nèi)層中使用的高介電常數(shù)，它們可以更薄。帶狀線阻抗計(jì)算器可以幫助您確定在給定基板電介質(zhì)和厚度下達(dá)到目標(biāo)阻抗所需的寬度。下面顯示的自由阻抗計(jì)算器可以幫助您確定達(dá)到目標(biāo)阻抗所需的正確寬度。
如何使用帶狀線阻抗計(jì)算器
下面提供的帶狀線阻抗計(jì)算器可用于獲得帶狀線跡線阻抗的初始估計(jì)值。計(jì)算器設(shè)置為處理不對(duì)稱排列，其中走線不在PCB層堆棧的中心位置。所需的輸入是PCB基板介電常數(shù)的 Dk 值，以及PCB接地層之間的介電材料厚度。
與您可以在網(wǎng)上找到的許多其他計(jì)算器一樣，下面顯示的帶狀線阻抗計(jì)算器返回給定跡線幾何形狀的阻抗。它不會(huì)進(jìn)行逆計(jì)算，因?yàn)檫@需要求解一個(gè)在實(shí)踐中沒(méi)有解析解的復(fù)雜數(shù)值方程。要使用下面的計(jì)算器，您必須輸入初始走線寬度、電介質(zhì)厚度、銅箔厚度和介電常數(shù)。輸入此信息后，調(diào)整走線寬度，直到阻抗達(dá)到目標(biāo)值。
銅厚( T )
密耳
上電介質(zhì)厚度( H1 )
密耳
較低的介電厚度( H2 )
密耳
走線寬度( W )
密耳
介電常數(shù)
結(jié)果
窗體頂端
特性阻抗（歐姆）：
窗體底端
這個(gè)計(jì)算器工具包括計(jì)算帶狀線的無(wú)損阻抗所需的一切?？梢允褂么擞?jì)算器應(yīng)用程序?qū)崿F(xiàn)帶狀線的不對(duì)稱和對(duì)稱版本。該計(jì)算器產(chǎn)生的結(jié)果比IPC阻抗公式更準(zhǔn)確，因?yàn)樗鼘?shí)現(xiàn)了更準(zhǔn)確的模型，而不是基于有限的數(shù)據(jù)集。相反，上面的計(jì)算器實(shí)現(xiàn)了帶狀線阻抗的 Wadell 方程，這可以在他的教科書(shū)傳輸線設(shè)計(jì)手冊(cè)中找到。
在線阻抗計(jì)算器的缺點(diǎn)
分析阻抗計(jì)算器是基于PCB疊層中實(shí)現(xiàn)的一組特定介電材料獲得跡線阻抗初始估計(jì)的出色工具。然而，當(dāng)我們看到高頻效應(yīng)開(kāi)始占主導(dǎo)地位的更高級(jí)情況，或者當(dāng)整個(gè)PCB疊層中使用有損電介質(zhì)時(shí)，有必要考慮影響阻抗計(jì)算的其他效應(yīng)。分析阻抗計(jì)算器缺少一些更高級(jí)阻抗計(jì)算器應(yīng)用程序所需的重要信息。
色散 - PCB基板材料中的介電常數(shù)是頻率的函數(shù)，這意味著不同的頻率會(huì)經(jīng)歷不同的阻抗和損耗。這就是為什么計(jì)算器不會(huì)要求工作頻率值的原因；他們無(wú)法做任何事情來(lái)解釋他們模型中的分散性。
損耗角正切 -您可以在 Internet 上找到的阻抗計(jì)算器很少能解釋損耗。大多數(shù)應(yīng)用只是忽略了介電吸收、銅粗糙度和輻射造成的損失。
無(wú)蝕刻因子 -沿跡線長(zhǎng)度的蝕刻輪廓將導(dǎo)致阻抗偏離其目標(biāo)值，分析計(jì)算器將需要更復(fù)雜的模型來(lái)解釋蝕刻。
無(wú)傳播延遲 -傳播延遲取決于介電特性、PCB疊層中走線的位置以及附近是否存在接地。大多數(shù)阻抗計(jì)算器只會(huì)給出 IPC-2141 標(biāo)準(zhǔn)中的值，這是一個(gè)不正確的值。
阻焊層 -阻焊層材料會(huì)產(chǎn)生額外的損耗，它們會(huì)沿傳播方向修改傳播常數(shù)。在線阻抗計(jì)算器將忽略阻焊層，因?yàn)橥繉盂E線的分析模型包含許多復(fù)雜的方程。
使用帶有內(nèi)置字段求解器的層堆棧工具
為了克服典型帶狀線阻抗計(jì)算器應(yīng)用程序（如此處所示）的上述缺點(diǎn)，需要一些更高級(jí)的方法來(lái)確定阻抗。由于這些附加效應(yīng)包含在傳輸線模型中，因此得到的阻抗方程變得非常復(fù)雜。設(shè)計(jì)人員要么需要直接用數(shù)值程序求解麥克斯韋方程，要么必須通過(guò)加回集膚效應(yīng)/粗糙度阻抗來(lái)手動(dòng)對(duì)無(wú)損模型進(jìn)行校正。
Altium Designer 的PCB層堆棧管理器包括一個(gè)場(chǎng)求解器，可提供高度準(zhǔn)確的帶狀線阻抗結(jié)果，包括完全不對(duì)稱的帶狀線配置。要訪問(wèn)此實(shí)用程序，只需在PCB編輯器中打開(kāi)您的疊層，然后單擊阻抗選項(xiàng)卡。一旦創(chuàng)建了阻抗計(jì)算，結(jié)果可以作為設(shè)計(jì)規(guī)則在PCB布局中強(qiáng)制執(zhí)行，以便在布線期間應(yīng)用所需的走線寬度。您需要開(kāi)始的唯一信息是基板材料的介電常數(shù)（實(shí)際和復(fù)雜部分）。
Altium Designer 包括一個(gè)集成場(chǎng)求解器，可提供高精度的帶狀線阻抗計(jì)算。