24小時聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
指定受控阻抗要求
指定受控阻抗要求
電路板制造商投資了先進的建模軟件和測試設(shè)備，以指定受控阻抗要求以滿足需求激增。
如今，由于精密處理器、USB 設(shè)備和直接印刷在電路板表面上的天線無處不在，更多的PCB設(shè)計需要進行阻抗控制和測試。
在為受控阻抗創(chuàng)建文檔時，電路板設(shè)計人員應該知道將他們的期望傳達給制造商的最佳方式。即使它看起來很小，一條缺失的信息也會使制造商很難或不可能確切地知道設(shè)計師的需求。
受控阻抗會影響制造商為滿足目標阻抗而需要實施的材料類型及其厚度的組合。在預生產(chǎn)中可能需要對Gerber 文件進行任何微調(diào)也會影響目標阻抗。如果阻抗標注不明確，就不可能為制造者計劃訂單，因為該材料（BOM）的條例草案中的堆疊體是未知的。該訂單最終保留在預生產(chǎn)中，直到收到丟失的數(shù)據(jù)。
幸運的是，說明調(diào)節(jié)阻抗標準并不困難。第一步是確定需要哪些信息，以便訂單可以輕松處理而不會延遲。
為什么指定受控阻抗要求很重要？
PCB設(shè)計人員通常在文檔中包含不同參數(shù)的標注，例如材料類型、銅重量和層數(shù)。這有助于輕松確定受控阻抗要求。
設(shè)計人員通常提供幾個不同因素的值來指定阻抗：
目標阻抗
走線寬度
走線高度
存在阻抗跡線的層
受控走線上銅組件之間的間距（用于共面或差分計算）
如果受控阻抗要求非常具體，則應包括目標阻抗值、走線寬度、銅重量和層厚度的圖表。圖表有助于使用這些要求的視覺描述來澄清任何歧義。
這些只是一些參數(shù)，其中一些可能已經(jīng)包含在 PCB 文檔中。因此，在某些情況下，不需要額外的努力來定義阻抗控制。在開發(fā)或制造高層數(shù)電路板時，Instack等疊層設(shè)計工具具有優(yōu)勢。
提及受控阻抗要求后，從制造商處獲取板疊層設(shè)計。
如何指定受控阻抗要求
阻抗信息必須由布局設(shè)計者包含在制造圖紙注釋中。它應包括阻抗值、走線寬度、差分對間距以及受控阻抗走線的布線層。晶圓廠圖紙中還應包含阻抗表。以下是阻抗表的示例。
晶圓廠圖紙中的阻抗表
下圖提供了如何在制造圖中指定受控阻抗的示例：
晶圓廠圖紙中提供的受控阻抗規(guī)格
這些注釋將由 PCB制造商審查，然后他們將構(gòu)建一個疊層，以實現(xiàn)注釋中所述的適當走線寬度和間距。為了達到所需的阻抗值，他們可能會對這些要求進行適度的更改。
CI 文檔的工作說明 (SOW)
對于提供快速原型制作服務(wù)的小型制造運行，實際上從不要求工作說明書 (SOW)。設(shè)計師或客戶只需通過在線門戶或電子郵件提交設(shè)計數(shù)據(jù)，如果通過一些簡單的DFM 測試，制造商將對其進行報價并開始生產(chǎn)。只有對于較大的訂單，客戶才需要提供一份工作說明書，晶圓廠會在其中添加一份要求清單。在開始生產(chǎn)過程之前，需要客戶的批準。
在與 PCB制造商交談時，最好將 SOW 或具有受控阻抗要求的規(guī)范列表放在一起。如果客戶要求進行完整的設(shè)計審查，制造商將檢查堆疊和布線以確保滿足 SOW 中提到的要求。
您應該使用目標歐姆指定電介質(zhì)厚度或?qū)訑?shù)嗎？
有兩種技術(shù)可以實現(xiàn)受控阻抗：
通過僅在制造圖中指明電介質(zhì)厚度而不指定任何其他受控阻抗參數(shù)
通過指示應出現(xiàn)阻抗線的層以及目標歐姆
標準公差為 ±10% 歐姆。如果需要更嚴格的容差，我們提供 ±5% 歐姆。借助PCB 材料的新工具和精確數(shù)據(jù)，制造商能夠準確地模擬調(diào)節(jié)阻抗。
受控電介質(zhì)厚度
制造商從設(shè)計者那里收到受控電介質(zhì)疊層。由于未定義阻抗跡線，因此生產(chǎn)重點僅在于構(gòu)建具有 ±10% 介電厚度容差的電路板。
阻抗控制
電介質(zhì)厚度、走線寬度和間距用于控制阻抗。制造商執(zhí)行測試以檢查時域反射計 (TDR) 試樣是否可以達到必要的阻抗。根據(jù)首件檢驗報告的結(jié)果進行某些修改，然后在規(guī)定的公差范圍內(nèi)制造板。
如果未指定，如何測量受控阻抗？
設(shè)計人員可能認為，通過簡單地定義規(guī)格，可以校正走線的阻抗。如前所述，每個制造過程都需要進行表征，以驗證它是否與場解算器計算生成的標稱值相匹配。制造商需要與設(shè)計師合作，幫助他們了解為什么需要進行場求解器測試。
展示阻抗要求的堆疊示例
許多因素會影響疊層設(shè)計參數(shù)和選擇（例如阻抗、物理結(jié)構(gòu)、盲孔等）。信號線的阻抗受疊層結(jié)構(gòu)特性的影響。改變疊加參數(shù)有助于達到目標阻抗。檢查和平衡設(shè)計中影響堆疊的其他方面同樣重要?？紤]以下：
電介質(zhì)厚度越厚，阻抗越高
介電常數(shù)越小，阻抗越大
銅重越厚，阻抗越低
介電常數(shù)越小阻抗值越高
更大的電感表示更高的阻抗
較高的電容表示較低的阻抗
在 Sierra Circuits，我們使用Instack 和 Polar等工具來設(shè)計疊層。在這些工具中，目標阻抗與層名稱和其他參數(shù)（例如 Dk、電介質(zhì)厚度、材料類型）一起輸入。然后這些工具生成一個報告，如下所示。
使用 Instack 生成的堆棧
上面顯示的報告有兩部分：第一部分顯示層數(shù)以及電介質(zhì)厚度和銅厚度的詳細信息。它還顯示了頂層和底層的鍍層厚度。這種情況下使用的材料是FR-370HR。第二部分顯示了阻抗表，它給出了不同層上阻抗的詳細信息以及走線寬度和走線間距。例如，上面的“a”行顯示了走線寬度為 4.5 密耳、間距為 4.8 密耳的差分對上第 1 層（100 歐姆）的詳細信息。類似地，可以檢查其他層的信息。
為什么廠商要改變走線寬度和間距？
考慮材料是否具有所需厚度。常見的核心電介質(zhì)厚度為 3 mils、4 mils、5 mils、6 mils、8 mils 等。預浸玻璃樣式 106、1080 等很常見。
材料厚度列在材料數(shù)據(jù)表上，或者可以從層壓板制造商處獲得。預浸料中的樹脂量、銅面積百分比和相鄰銅層的厚度用于計算最終壓出厚度。PCB制造商根據(jù) CAD 文件計算銅面積的百分比。因此，它們偏離了數(shù)據(jù)表的一般厚度規(guī)格。他們堅持其阻抗建模壓出厚度，這因設(shè)計而異。
這將需要對阻抗走線的寬度和間距稍作改動。當制造商無法滿足受控阻抗要求時，他們會推薦不同的電介質(zhì)厚度或 PCB 材料。
阻抗控制驗證
測試試樣用于在 PCB制造后驗證阻抗控制。測試件是用于測試制造過程質(zhì)量的板。在面板的邊緣制作測試試樣。然后檢查試樣以確保正確的層對齊、電連接和內(nèi)部結(jié)構(gòu)。這些是為電路板定制設(shè)計的或從供應商庫中選擇的。
測試樣片通常放置在工作面板的不同位置，代表 PCB 的良好橫截面。阻抗是用 TDR 測量的。之后，將生成報告以指示是否達到特征阻抗。
在處理受控阻抗的文檔時，電路板設(shè)計人員了解表達其要求的最佳方法至關(guān)重要。即使要求很小，仍然需要清楚地傳達，因為丟失的數(shù)據(jù)可能會使制造商難以或不可能準確確定客戶的需求。